多核ECU開發(fā)交流和培訓(xùn)會 (收費日:3天,15th -17th , April, 上海)
- TA 專題(第一天)
- 時間模型輸入:AutoSAR, AMALTHEA, OT1
- 如何建立系統(tǒng)的時間模型:
- HW model, OS model, SW model
- Stimulation, Mapping, Architecture
- 系統(tǒng)要素和時間需求
- Event chains需求
- Process需求
- Runnable 需求
- Model的限制
- 仿真結(jié)果的顯示和分析
- Process table, runnable table, hardware resource table
- Histogram view, Gantt chart view,load chart view
- Analyze event chains, analyze fulfillment of requirements
- evaluation view
- 如何優(yōu)化系統(tǒng)時間特性
- 配置模型、資源部分,進行優(yōu)化
- 優(yōu)化結(jié)果的顯示和分析
- TA inspector
- 不同Trace信息的導(dǎo)入
- 與其他工具的接口
- T1 專題 (第二天)
- 測試結(jié)果分析和系統(tǒng)優(yōu)化
- CPU負(fù)荷—任務(wù)/SWF時間
- Memory分配—變量數(shù)據(jù)訪問頻率
- 多核負(fù)載平衡—最大時間
- 多核數(shù)據(jù)的分區(qū)訪問—變量數(shù)據(jù)訪問頻率
- 如何找出時間異常bug
- 數(shù)據(jù)訪問異常值
- Trap掉入
- 數(shù)據(jù)流/函數(shù)調(diào)用樹
- 驗證時間特性要求、限值和調(diào)度模型驗證
- 如何集成T1, (T1與目標(biāo)板接口(PLS), T1與HighTec編譯器)
- HighTec 專題(第三天,上午)
- Link環(huán)節(jié)
- Make file
- Code coverage analysis with simulator
- Aurix based Applications source code with HighTec ( Hybridkit and EPS kit)
- PLS專題(第三天,下午)
- ED芯片的Trace和集成調(diào)試
- GTM調(diào)試
- 新功能介紹和演示,stack view, Trace analysis, A2L
- AuroRA Trace實現(xiàn)code coverage analysis功能